Partager cette offre d’emploi

Stage - Ingénieur d'étude du réseau d'horloge d'un ASIC H/F - Sophia Antipolis

Date: 13 janv. 2023

Lieu: Valbonne, FR, 06905 Toulouse, FR, 31300 Paris, FR, 69003 Schiltigheim, FR, 67000 Six Fours Les Plages, FR, 83140 Strasbourg, FR

Entreprise: Atos

 

À propos d’Atos

Bienvenue chez Atos, où nous imaginons le futur de la tech.

Leader international du numérique sécurisé et décarboné, Atos contribue à façonner les nouvelles technologies avec ses clients. Nos 112 000 collaborateurs travaillent avec des entreprises et des organisations dans le monde entier sur des projets passionnants et de grandes envergures.

Dans un environnement multiculturel, collaboratif et agile, nous offrons des parcours de carrière valorisants basés sur des programmes de formation, de certification et de mobilité.

C’est pourquoi chez Atos, la diversité des compétences et des expériences de nos équipes nous permet, ensemble, de faire les bons choix avec nos clients, pour l’avenir de notre entreprise et de la société.

 

 

Contexte :

 

La performance des circuits intégrés ne cesse d’augmenter avec les technologies les plus avancées (fréquence supérieure à 3GHz en 7nm par exemple) et la qualité du réseau d’horloge dans l’ASIC (Application Specific Integrated Circuit) est plus que jamais primordiale pour atteindre de telles vitesse d’exécution.

 

Le but du stage est donc de proposer une méthode pour réaliser un réseau d’horloge robuste dans un ASIC en technologie 7nm ou 5nm, en prenant en compte les diverses contraintes de l’ASIC : taille, performance, consommation, nombres de couches métal, hiérarchie… Après une étude comparant les différentes approches concurrentes de l’arbre d’horloge classique (clock mesh, H-Tree, multi-clock source) ou techniques hybrides mettant en jeu plusieurs approches en même temps), vous implémenterez une des solutions en l’insérant dans le flot de conception physique et analyserez les résultats en prenant en compte tous les aspects qui permettent de juger la qualité d’un réseau d’horloge : skew, on-chip variation, consommation, surface silicium utilisée… Selon les résultats, vous proposerez les améliorations possibles et leur implémentation.

 

Basé en région parisienne ou à Sophia-Antipolis, le poste proposé s’intègre au sein de la R&D, dans l’équipe dédiée à la conception des circuits intégrés pour les systèmes conçus par Bull-Atos Technologies. L’équipe compte autour de 70 personnes, avec une expérience reconnue en conception et intégration de circuits ASIC complexes.

 

Missions :

Lors de votre stage, vos principales missions seront les suivantes :

  • Etude bibliographique et prise de connaissance des notions de distribution d’horloges dans les ASIC (clock tree, clock mesh, H-Tree, multi-clock source, méthodes hybrides) ;
  • Mise en place des scripts d’implémentation pour la méthode retenue sur un ASIC réel utilisé comme exemple (7nm ou 5nm) ;
  • Mesure des critères de qualité du réseau d’horloge (skew, consommation, surface utilisée, etc…).

 

 

Profil :

 

  • Vous êtes en cours de formation de niveau Bac +5, Diplôme d'ingénieur ou cycle universitaire équivalent, avec une spécialisation en micro-électronique/conception de circuits intégrés ;
  • Bon niveau d’anglais courant requis ;
  • Vos talents de communications seront mis à l’épreuve car vous devrez interagir avec les membres de l’équipe mais aussi avec les différents fournisseurs d’outils utilisés pour implémenter le réseau d’horloge de nos ASIC.

 

Durée du stage : 6mois.

 

 

Chez Atos, nous voulons que nos employés se sentent valorisés, appréciés et libres d'être eux-mêmes au travail. Nos process RH sont conçus pour prévenir la discrimination envers l'identité ou l'orientation sexuelle, la religion, l’origine ethnique, l'âge, la neurodiversité, le handicap, la citoyenneté ou tout autre aspect qui rend nos collaborateurs uniques. Partout dans le monde, nous avons créé plusieurs programmes pour soutenir la culture inclusive d'Atos, et nous travaillons pour nous assurer que tous nos collaborateurs aient une chance égale de sentir qu'ils sont exactement là où ils doivent être.

 

 

#LI-FB3